Enseignement optionnel de deuxième année du BSc en informatique
3 h hebdomadaires au semestre d’été (3 crédits ECTS), dont 2 h de cours et 1 d’exercices.
Examens oral de 30 mn.
Préalable: Electronique
L'objectif est de connaître les circuits électroniques numériques dans leur fonctionnement et leur architecture et d'être en mesure d'entreprendre leur conception.
Le cours commence par récapituler les éléments de logique combinatoire et séquentielle (Systèmes logiques combinatoires, Systèmes logiques séquentiels) puis présente successivement les circuits de base combinatoires (Mémoires mortes; Convertisseurs de code; Circuits arithmétiques), les circuits de base séquentiels (Mémoires vives; Systèmes séquentiels synchrones; Registres et compteurs; Circuits arithmétiques) pour aborder les aspects d'architecture (Logique programmable) et de la conception des circuits électronique numériques (Méthodes de conception de circuits; Langage de description de circuit VHDL).
Circuit combinatoire
Fonction d'une variable
Fonction de plusieurs variables
Algèbre de Boole
Mise en oeuvre par des portes
Mise en oeuvre par des interrupteurs
Logique combinatoire à deux niveaux
Simplification de fonctions à deux niveaux
Logique combinatoire multi-niveaux
Addition d'entiers naturels
Multiplication d'entiers naturels
Soustraction d'entiers naturels
Représentation d'entiers relatifs
Addition et soustraction de nombres signés
Arithmétique des entiers non-signés N et signés Z
Implémentation de la fonction logique universelle
Types de mémoires mortes: ROM, PROM, EPROM, EEPROM
Adresse et mot de donnée
Schéma fonctionnel
Système de numération
ROM
PROM
EEPROM
Programmation
Chronogramme et temps d'accès
Applications
Système logique séquentiel
Circuits séquentiels asynchrones
Bascules synchrones
Registres
Circuits arithmétiques séquentiels
Introduction
Mémoires vives
Compteurs synchrones
Compteurs synchrone avec code Johnson
Compteurs réversibles synchrones
Diviseurs de fréquence synchrone
Compteurs "série" ou asynchrones
Analyse de systèmes séquentiels synchrones
Synthèse de systèmes séquentiels synchrones
Introduction
Les PLD
Les PAL
Logique programmable
PLD
CPLD (= Complex PLD)
FPGA
Les plateformes FPGA
Survol de la logique programmable
ASIC
Exemples de conception
Conception haut niveau
Etude de cas: deux comparateurs
Equations
Implantation CPLD
Reference
Description VHDL d'un demi-additionneur
Langage VHDL
Types de données
Objets traités par VHDL
Processus
Modèle temporel de la simulation
Exemple de logique combinatoire
Logique combinatoire avec retards
Exemple de logique séquentielle
Références
Randy H. Katz, "Contemporary Logic Design", The Benjamin/Cummings Publishing Company Inc., California, ISBN 0-8053-2703-7, 1994
Randy H. Katz, Gaetano Borriello, "Contemporary Logic Design, 2nd edition", Prentice Hall, ISBN: 0-201-30857-6, 2005
U. Ilinois, Computer Science, Computer Architecture I: http://www-courses.cs.uiuc.edu/~cs231/lectures/
EIVD, Manuels d'introduction: http://reds.eivd.ch/form_de_base/form_base_doc.php
LogicWorks: http://www.logicworks5.com/